ライバルに差をつけたいインテル、ASMLの次世代チップツールを最初に組み立てる

インテル INTCは木曜日、オランダの技術グループASMLの新しい「High NA EUV」リソグラフィツールの1つを組み立てる最初の会社になったと発表した。

(link) (インテルは、チップ製造装置のトップサプライヤーであるASML ASMLが製造した3億5000万ユーロ（約3億7300万ドル）の装置（)）を購入した最初の企業である。このツールは、より小型でより高速な新世代のチップにつながると期待されているが、財政的・技術的なリスクもある。

「インテルのリソグラフィ・ディレクターであるマーク・フィリップス氏は、記者とのブリーフィングで、「我々はツールにコミットする際に価格設定に合意した。

ヨーロッパ最大のハイテク企業であるASMLは、リソグラフィ・システムの市場を独占している。リソグラフィ・システムは、光線を用いてチップの回路を作るための装置である。

リソグラフィーは、チップメーカーがチップを改良するために使用する数多くの技術のひとつだが、チップ上の機能をどれだけ小さくできるかが制限要因となっている。

HighNAツールは、チップ設計（(link)）を最大で3分の2まで縮小するのに役立つと期待されているが、チップメーカーは、その利点を、より高いコストや、古い技術の方がより信頼性が高く、十分に優れているかどうかということと天秤にかけなければならない。

インテルの過ち

インテルがHigh NAを最初に採用しようとしたのは偶然ではない。

インテルはEUV技術（使用する光の波長が「極紫外線」であることから名付けられた）の開発に貢献した。しかし、ASMLの最初のEUV製品を使い始めたのは台湾のライバルTSMC 2330 よりも遅く、パット・ゲルシンガー最高経営責任者（CEO）はこれが大きな間違いだったと認めている (link)。

その代わり、インテルは「マルチパターニング」として知られる技術に注力した。つまり、同等の効果を得るために、より低い解像度のリソグラフィ装置でより多くのステップを踏むということである。

「フィリップスは言う。

旧式のDUVツールの方が安価ではあったが、複雑なマルチパターニングは時間がかかりすぎ、不良チップの多発につながり、インテルの商業的進歩を遅らせた。

同社は現在、最高級チップの最も重要な部分に第一世代EUVを採用しており、フィリップス氏は、High NA EUVへの移行はよりスムーズに進むだろうと述べた。

「EUVを導入した今、われわれは前を向いているが、ASMLの第一世代EUV装置（(）) を押し進めなければならないような同じ轍を踏みたくはない。

フィリップス社は、オレゴン州ヒルズボロ・キャンパスにあるマシンは「今年後半には完全に稼働する」と述べた。

インテルは、2025年の14A世代チップの開発において、ダブルデッカーバスほどの大きさのこのマシンを使用する予定であり、初期生産は2026年、完全な商業生産は2027年を見込んでいる。

ASMLは今週、決算発表（(link)）と同時に、TSMCか韓国のサムスン 005930と思われる正体不明の顧客に、2台目の (link) 高NAシステムを出荷するプロセスを開始したと発表した。

巨大なツールの出荷と設置には最大6カ月かかる可能性があり、インテルは先手を打つことになる。

(ドル＝0.9381ユーロ)